# PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2002-324800

(43)Date of publication of application: 08.11.2002

(51)Int.CL

H01L 21/3213 H01L 21/3205 H01L 21/768

(21)Application number: 2001-127153

(22)Date of filing:

(71)Applicant : HITACHI LTD (72)Inventor: TANAKA TAKAO

25.04.2001


AOKI HIDEO OSHIMA TAKAFUMI

YAMADA YOHEI

## (54) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To lower parasitic capacitance added to an interconnect line. SOLUTION: This method of manufacturing a semiconductor device has the steps of forming first and second grooves, which are adjacent to each other and have an upper portion wider than a bottom portion thereof in an insulating layer on a substrate (a); forming a conductive film on the insulating layer so as to fill the inside of the first and second grooves (b); forming an interconnect line constituted by the conductive film inside the first and second grooves, by selectively removing the conductive film on the insulating layer by the CMP method so that the conductive film is left inside the first and second grooves (c); and removing the upper layer portion of the interconnect line formed in the first and second grooves (d).



Filing info	Patent 2001-127153 (25.4.2001)	
Publication info 2002-324800 (8.11.2002)		
Detailed info of application	Kind of final decision(Deemed to be withdrawn) Date of final decision in examination stage(22.7.2008)	
Renewal date of legal status	(24.10.2008)	

Legal status information includes 8 items below. If any one of them has any data, a number or a date would be indicated at the relevant part.

- 1. Filing info( Application number, Filing date )
- 2. Publication info( Publication number, Publication date )
- 3. Detailed info of application
  - \* Kind of examiner's decision
  - \* Kind of final decision
- \* Date of final decision in examination stage 4. Date of request for examination
- 5. Date of sending the examiner's decision of rejection ( Date of sending the ex 6. Appeal/trial info
  - \* Appeal/trial number, Date of demand for appeal/trial
  - \* Result of final decision in appeal/trial stage, Date of final decision in ap
- 7. Registration info \* Patent number, Registration Date
  - \* Date of extinction of right
- 8. Renewal date of legal status

For further details on Legal-Status, visit the following link.PAJ help(1-5)

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-324800

(P2002-324800A) (43)公開日 平成14年11月8日(2002, 11.8)

(51) Int.C1.7		識別記号	FI		5	F-73-ド(参考)	
H01L	21/3213		H01L	21/88	С	5 F O 3 3	
	21/3205				K		
	21/768			21/90	Α		

## 審査請求 未請求 請求項の数5 OL (全 12 頁)


(21)出願番号	特顧2001-127153(P2001-127153)	(71)出贈人	000005108
			株式会社日立製作所
(22)出願日	平成13年4月25日(2001.4,25)		東京都千代田区神田駿河台四丁目 6 番地
		(72)発明者	田中 宇乙
			東京都青梅市新町六丁目16番地の3 株式
			会社日立製作所デバイス開発センタ内
		(72)発明者	青木 英雄
			東京都青梅市新町六丁目16番地の3 株式
			会社日立製作所デバイス開発センタ内
		(74)代理人	100083552
			弁理士 秋田 収喜

最終頁に続く

## (54) 【発明の名称】 半導体装置及びその製造方法

#### (57)【要約】

【課題】 配線に付加される寄生容量を低減する。 【解決手段】 半導体装置の製造方法において、基板上 の絶縁層に、互いに隣合い、かつ上部の幅が底部の幅よ りも広い第1の満及び第2の満を形成する工程(a) と、前配第1及び第2の溝の内部を埋め込むように前記 絶縁層上に導電膜を形成する工程(b)と、前配第1及 び第2の溝の内部に前記導電膜が残るように前記絶縁層 上における前記導電膜をCMP法で選択的に除去して、 前記第1及び第2の溝の内部に前記導電膜からなる配線 を形成する工程(c)と、前記第1及び第2の溝の内部 に形成された前記配線の上層部を除去する工程 (d) と を有する。



### 【特許請求の範囲】

体装置の製造方法。

[請求項1] 基板上の絶縁層に、互いに隣合い、かつ 上部の幅が底部の幅よりも広い第1の溝及び第2の溝を 形成する工程(a)と、

前記第1及び第2の溝の内部を埋め込むように前記絶縁 層上に導電膜を形成する工程(b)と、

前記第1及び第2の溝の内部に前記導電膜が残るように 前記絶縁層上における前記導電膜をCMP法で選択的に 筋出をして、前記第1及び第2の溝の内部に前記導電膜か らなる配線を形成する丁程(こ)と

前記第1及び第2の溝の内部に形成された前記配線の上層部を除去する工程(d)とを有することを特徴とする 半導体装置の製造方法。

【請求項2】 請求項1に配載の半導体装置の製造方法 において、 前配工程 (d) は、前配第1及び第2の溝の深さが浅く なるように、前配純緑層の上層部及び前配配線の上層部 をCMP法で除去する工程であることを特徴とする半導

【請求項3】 請求項1に記載の半導体装置の製造方法 20 において.

前配工程(d)の後に、ウエットエッチングを施して、 前配配線の上面と側面とが交わる角部の角度を鈍角にす る工程(e)を更に有することを特徴とする半導体装置 の製造方法。

【請求項4】 基板上の絶縁層に互いに隣合って形成された第1の溝及び第2の溝と、

前配第1の溝の内部に埋め込まれた第1の配線と、 前配第2の溝の内部に埋め込まれた第2の配線とを有

前配第1及び第2の配線は、幅方向に沿う断面において、上面の周線部における高さが側面に向かって単調に 減少する構造になっていることを特徴とする半導体接 置。

【請求項5】 請求項4に記載の半導体装置において、 前記第1及び第2の配線は、幅方向に沿う断面におい て、加と側面とが交わる角部の角度が鈍角をなす構造 になっていることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ の製造技術に関し、特に、半導体装置の配線技術に関す るものである。

[0002]

【従来の技術】半導体装置においては、高集輸化及行高 性能化が要求され、更に高速化及び低消費電力化が要求 されている。高集輸化及び高性能化を図るには、トラン ジスク素子、容量素子、抵抗素子等の素子間を電気的に 接続する配線においても微細化が必要であるが、配線の 機御には配線は加りが期か程的大め、高速化及が成消費 50 雷力化の妨げになる。

[0003] そこで、従来から配線の材料として主流で あったアルミニウム (Al) 材の代わりに削 (Cu) 材 物検討されている。Cu材は、Al 材よりも電気抵抗率 が低く、耐マイグレーション性に優れているため、次世 代のLSI (Large Scale Integrated Circuit:大 規模集制回路)の配線材料として有力である。

【0004】しかしながら、Cu 好はA1材と比較して エッチングによるパターンエングが難しいため、Cu 配 線の形成においては例えばダマシン(Damascene)法と 呼ばれる配線形成技術が採用されている。ダマシン法 は、主に、発展所に配線パターンの清巻形成し、その 後、溝の内部を想味込むようにして導電膜を形成し、そ の後、溝の内部に増電膜が残るように余分な導電膜を MP(Chenical Mechanical Polishing: 化学的環域 研磨)法で選択的に除去して配線を形成しまった。

【0005】なお、ダマシン法については、例えば、日経BP社発行、「日経マイクロデバイス」 (1995年7月号、第120夏万至第127頁)に記載されている。また、同文献には、デュアル・ダマシン (Dual Damascene) 法と呼ばれる配線形成技術についても記載されている。

[0006]

【発明が解決しようとする課題】ところで、ダマシン法 では溝の内部に導電膜を埋め込んで配線を形成している ため、配線の幅方向に沿う断面形状は溝の幅方向に沿う 断面形状によって律則される。配線の理想的な断面形状 は幅よりも高さ(厚さ)が大きい長方形であるが、溝の 断面形状はドライエッチング時のマスクの後退等によっ て上部がラッパ状に広がった台形状、若しくは底部から 上部にかけてテーパー状に広がった台形状になるため、 配線の断面形状も満と同様の台形状になる。このため、 隣合う配線間における上部のスペース幅が設計寸法より も狭くなり、配線に付加される寄生容量が増加するとい う問題があった。また、溝が密な部分では配線間の短絡 が起こり易くなるという問題があった。更に、配線の断 面形状は、上面と側面とが交わる角部での角度が45度 よりも小さい形状となるため、電界の集中が記こり易 く、時間の経過とともに絶縁破壊が生じるTDDB (T ime Dependent Dielectric Breakdown ) 耐性が条件 するという問題があった。

【0007】本発明の目的は、配線に付加される寄生容量を低減することが可能な技術を提供することにある。 【0008】本発明の他の目的は、配線間の短絡を抑制することが可能な技術を提供することにある。

【0009】本発明の他の目的は、配線間におけるTD DB耐性の向上を図ることが可能な技術を提供すること にある。

【0010】本発明の前記ならびにその他の目的と新規

な特徴は、本明細書の記述及び添付図面によって明らか になるであろう。

#### [0011]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記のとおりである。

【0012】(1)半導体装置の製造方法において、基 板上の絶縁層に、互いに隣合い、かつ上部の幅が底部の 幅よりも広い第1の溝及び第2の溝を形成する工程

(a)と、前記等1及び第2の簿の今期を埋め込むよう に前記総線層上に導電機を形成する工程(b)と、前記 第1股び第2の浦の内部に前記導電膜が残るように前記 総線版上における前記導電機をCMP技で選択的に除去 して、前記第1股7第2の浦の内部に前記導電機からな る配線を形成する工程(c)と、前記第1及び第2の浦 の内閣に形成された前記記機の上層部を除去する工程 (d)とを有する

【0013】前記工程(d)は、前配第1及び第2の溝の深さが浅くなるように、前配絶縁層の上層部及び前記 配線の上層部をCMP法で除去する工程である。

【0014】前記手段(1)によれば、配線間の上部に おけるスペース幅が広くなるため、配線に付加される寄 生容量を低減できる。また、配線間の短絡を抑制でき る。

[0015] (2) 前配手段 (1) に配線の半導体機関
の製造方法において、前配工程 (d) の後に、ウエット エッチングを施して、前配配線の上面と側面とが交わる 角部の角度を鈍角にする工程 (e) を更に有する。 [0016] 前配手段 (2) によれば、配線の上面と側 面とが交わる角部での電界集件を緩和できるため、TD 30 DB間性の向上を図ることができる。

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を 説明するための全図において、同一機能を有するものは 同一符号を付け、その繰り返しの部別は省略する。 「0018】(生体影能)、大変な影響、2018年

【0018】(実施形態1)本実施形態1では、半導体 装置の製造において、ダマシン法による配線形成技術に 本発明を適用した例について説明する。

【0019】図1乃至図9は本発明の実施形態1である 40 半導体装置の製造における配解形成工程を説明するため の要部断面図であり、図8は図7の一部を拡大した断面 図である。なお、図1乃至図9は後述する清及び配線の 軽方向に治う断面図である。

【0020】まず、半導体基体として例えば単結晶シリ コンからなる p型半導体基板 l を準備し、その後、p型 半導体基板 1 の主 第子形成面)に、素子形成領域を 区画するための素子間分離領域を形成する。

【0021】次に、p型半導体基板1の主面の素子形成 領域に、パイポーラトランジスタ、MISFET (Met 50 (0022)次に、ホトリングラフィ技術を用いて、層 間絶線膜4上に配線パターンを有するレジストマスクを 形成し、その後、前記レジストマスクをエッチングマス クとして使用し、層間絶線膜4及びエッチングストッパ 膜3にドライエッチングを施して互いに隣合う複数の湾 5を形成する。

(0023) この工程において、薄5の幅方向に沿う断 面形状は、ドライエッチング時のレジストマスクの後述 等によって上部がラッパ状に広がった台形状、若しくは 底部から上部にかけてテーバー状に広がった台形状にな る。従って、薄5の上部の幅5 Bは底部の幅5 A よりも 広くなる。また、陽合う漢5 B間における上部のベース 幅4 B は底部におけるスペース幅4 A よりも狭くなる。 これらの寸法盤は、溝5のアスペクト比の浦大と共に顕 著になる。ことまでの工程を図とに示す。

【0024】次に、溝5の内壁上を含む層間絶縁薄4上に、導電難として明えば壁化チタン(71 iN) 腹からなるパリア酸を名べり女法で飛りまる。パリア酸した人の人が大力を指している上れる。本実施形態では、後で説明するが、配練材としてしる上れる。このはガロマス中の教理によって拡散し悪く、最仮に形成されたトランジスタ素子のpの接合能に到達してリーク電流を増加させるといった不具合の要因となるため、Cuを配線材として用いる場合にはCuの拡散を抑制する必要がある。そこで、本実施形態では、Cuの拡散を抑制する必要がある。そこで、本実施形態では、Cuの拡散を抑制する自倒として、TiN版からなるパリア腰6を用いている。

【0025】次に、パリア膜6上の全面に導電膜として 例えばCu膜からなるシードレイヤ膜(図示せず)をス パッタ法で形成する。このシードレイヤ膜は150nm 程度の膜厚で形成する。

【0026】次に、溝5の外部を埋め込むようにバリア 限6上の全面、即ち、層間絶縁膜4上の全面に導電膜と して例えばCu膜7をメッキ法で形成する。Cu膜7 は、溝5の深さよりも厚い膜厚で形成する。メッキ法 は、ECD(Electro Chenical Deposition)と呼ば れる成膜技術の1つであり、比較的アスペクト比が大き い溝の内部においても容易にCuを埋め込むととができ る。ここまでの工程を図3に示す。

【0027】次に、図4に示すように、溝5の内部にCu膜 が残るように層間絶線度4上におけるCu服 ア がシードレイヤ膜をCMP 注で選択的に除去する。CMP 法によるCu服 ア 及びシードレイヤ源の選択的な除去は、スラリー(解徴材)としてアルミナ砥粒を用い、研磨レートがCu膜7:パリア膜6=30:10条件下で行う。

【0028】次に、図5に示すように、清5の内部にCu履ア及びパリア展らが残るように層間接機膜4上におけるがいりア展らが残るように層間接機膜4上におけるがいア展6をM 片さで変形的に除去する。CMP 法によるパリア膜6の選択的な除去は、スラリーとしてシリラ成数を用し、研磨レートがCu履ア、バワア膜6・高の単特を膜4-1:10:5の条件で行う。この工程により、清5の内部に、シードレイヤ膜を含むCu履7、及びパリア膜6からなる2層構造の危障8が形成される。こで、本実施形態には、導電膜であるすIN 腰をパリア膜6として用いているため、パリア膜6を配線材として用いているため、パリア膜6を配線材としてリア膜6として用いているため、パリア膜6を配線材としてリア機6を配線材としてリア機6も含めて降ル呼ぶ、

[0029] この工程において、記録8の概方向に沿う 前面形状は溝5の幅方向に沿う所面形状によって律則さ れるため、記録8の新面形状と清5の新面形状と同様 に、上部がラッパ状に広がった台形状、若しくは底部か ら上部にかけてテーバー状止広がった台形状になる。従 の情令引能線8間における上部のスペース幅9は設 計寸法とりも様々なる。

【0030】次に、図6に示すように、溝5の接さが残くなるように、層面施環境の上層極及び危機をの上層をを入りたない。 という はいまから この 14 円 を 14 円 を 14 円 で 15 円 で

 わる角部の角度が鈍角をなす構造になるため、配線8の 上面8 Aと側面8 Bとが交わる角部での電界集中を緩和 できる。

【0032】次に、図9に示すように、配線8上を含む 個間絶線機4上の全面に、絶縁届として例えば銀化シリ コン(SiN)腰からなるパリア膜12をCVD(Che mical Vapor Deposition) 法で形成する。パリア膜1 2はCuの鉱散を即動する目的で形成される。これによ り、Cu材を用いた配線8がダマシン法によって形成される

【0033】本実施形態によれば、以下の効果が得られ

(1) 互いに関合うようにして形成され、かつ上部の幅 が底部の幅よりも広い複数の溝5の夫々の内部に配線名 を形成した後、服像の上部形像大することにより、配 線8の上部の広がり部分が除去され、配線8間の上部に おけるスペース幅りが広くなるため、配線8に付加され 5番字監督を成成できる。また、環5万倍を応り、 配線8が密な部分での配線8間の短絡を抑制できる。

(2) 配練8の上部の除去をCMP法で行うことにより、配練8の上部を簡単に除去でき、更に除去する量を容易に制御できる。

【0035】(3) 配線8の上面8Aと側面8Bとが交わる角部8Cの角度11を純角ですることにより、配線8の上面8Aと側面8Bとが交わる角部8Cでの電界集中を緩和できるため、TDDB耐性の向上を図ることができる。

【0036】(4) 配練8の上縁における角部8 Cの角度 11が鈍角となるように配練8の上縁部を選択的に除去することにより、配練8の上縁部における高さが層間 総縁膜4の高さよりも低くなるため、隣合う配線8 間での短絡を更に抑制できる。

【0037】(実施形態2) 本実施形態2は、前述の実施形態1は、前述の実施形態20。以下、本実施形態2について、図10万至図14を用いて説明する。図 10万至図14は半導体装置の製造における配線形成工程を説明するための要部所面図であり、図13は図12の一部を拡大した新面図である。なお、図10万至図14は、実施形態1での図面と同様に、環及び育線の個方向に沿う新

【0038】まず、前述の実施形態1と同様の工程を施し、図5に示すように、溝5の内部に、シードレイヤ腰を含むCu膜7及びパリア機6からなる2層構造の配線8を形成する。

而図である。

【0039】次に、図10に示すように、配線8の上面 が層間絶線膜4の上面よりも突出するように層間絶線膜 4の上層部をCMP法で除去する。CMP法による層間 絶線膜4の除去は、Cu膜7及びパリア膜6よりも層間 絶線膜4の弾動レートが大きい条件下で行う。

**【0040】次に、図11に示すように、配線8の上層** 

部をCMP法で除去する。配線8の上層部の除去は、ス ラリーとしてシリカ砥粒を用い、層間絶縁膜4よりもC u膜7及びパリア膜6の研磨レートが大きい条件下で行 う。即ち、オーバーポリッシュすることでディッシング を故意に起こし、配線8の上層部を研磨する。この工程 において、配線8の上部の広がり部分が除去され、配線 8間の上部におけるスペース幅が広くなる。

【0041】次に、図12及び図13に示すように、配 線8の上面8Aと側面8Bとが交わる角部8Cの角度1 1 を鈍角 (>90度) にする。この角部8 Cにおける角 10

度は、配線8の上面8Aの周縁部をウエットエッチング にて除去することによって鈍角にすることができる。こ の工程により、互いに隣合う複数の配線8は、幅方向に 沿う断面において、上面8Aの周縁部における高さが側 面8Bに向かって単調に減少する構造、換言すれば、上 面8Aと側面8Bとが交わる角部の角度が鈍角をなす構 造になるため、配線8の上面8Aと側面8Bとが交わる 角部での電界集中を緩和できる。

【0042】次に、図14に示すように、配線8上を含 お層間絶縁膜4上の全面に、絶縁層として例えば穿化シ m リコン (SiN) 購からなるパリア購12をCVD (C hemical Vapor Deposition) 法で形成する。これによ り、Cu材を用いた配線8がダマシン法によって形成さ わる.

【0043】本実施形態では、前述の実施形態1と異な り、先に層間絶縁膜4の上層部を研磨除去して配線8の 上層部を突出させるため、配線8の上層部の除去工程に おいて研磨し易く、ディッシングさせ易い。

【0044】 (実施形態3) 本実施形態3は、前述の実 施形態1の変形例である。以下、本実施形態3につい て、図15乃至図19を用いて説明する。図15乃至図 19は半導体装置の製造における配線形成工程を説明す るための要部断面図であり、図18は図17の一部を拡. 大した断面図である。なお、図15万至図19は、実施 形態1での図面と同様に、溝及び配線の幅方向に沿う断 面図である。

【0045】まず、前述の実施形態1と同様の工程を施 し、図5に示すように、満5の内部に、シードレイヤ膜 を含む C u 膜 7 及びパリア膜 6 からなる 2 層構造の配線 8を形成する。

【0046】次に、図15に示すように、配線8の上面 が層間絶縁膜4の上面よりも突出するように層間絶縁膜 4の上層部をウエットエッチングにて除去する。この 時、層間絶縁膜4のエッチング量が図5における配線8 の高さ (厚さ) の10%以上になるようにする。

【0047】次に、図16に示すように、配線8の上層 部をCMP法で除去して平坦化する。配線8の上層部の 除去は、スラリーとしてシリカ砥粒を用い、層間絶縁膜 4よりもCu膜7及びパリア膜6の研磨レートが大きい り部分が除去され、配線8間の上部におけるスペース幅 が広くなる。

【0048】次に、図17及び図18に示すように、配 線8の上面8Aと側面8Bとが交わる角部8Cの角度1 1を鈍角(>90度)にする。この角部8Cにおける角 度は、配線8の上面8Aの周縁部をウエットエッチング にて除去することによって鈍角にすることができる。こ の工程により、互いに隣合う複数の配線8は、幅方向に 沿う断面において、上面8Aの周縁部における高さが側 面8Bに向かって単調に減少する構造、換言すれば、上 面8Aと側面8Bとが交わる角部の角度が鈍角をなす構 造になるため、配線8の上面8Aと側面8Bとが交わる 角部での電界集中を緩和できる。

【0049】次に、図19に示すように、配線8トを含 む層間絶縁膜4上の全面に、絶縁層として例えば窒化シ リコン (SiN) 膜からなるパリア膜12をCVD (C hemical Vapor Deposition) 法で形成する。これによ り、Cu材を用いた配線8がダマシン法によって形成さ れる。

【0050】本実施形態では、前述の実施形態1と異な り、配線8と層間絶縁膜4との段差が最も小さい構造と なるため、更に配線を積層させる際の平坦化プロセスを 最小限にすることができる。

【0051】 (実施形態4) 本実施形態4では、半導体 装置の製造において、デュアルダマシン法による配線形 成技術に本発明を適用した例について説明する。

【0052】図20乃至図25は本発明の実施形態4で ある半導体装置の製造における配線形成工程を説明する ための要部断面図である。なお、図20乃至図25は後 述する溝及び配線の幅方向に沿う断面図である。

【0053】まず、前述の実施形態3と同様のT程を施 し、図19に示すように、満5の内部に、シードレイヤ 膜を含むCu膜7及びパリア膜6からなる2層構造の配 線8を形成する。

【0054】次に、パリア膜12上の全面に絶縁層とし て例えば酸化シリコン膜からなる層間絶縁膜13を形成 し、その後、絶縁層として例えば空化シリコン膵からな るエッチングストッパ膜14を形成する。

【0055】次に、エッチングストッパ膜14に開口部 15を形成する。開口部15は、接続孔形成部に設けら れ、上層の配線と電気的に接続される下層の配線8上に 重なる。開口部15の形成は、フォトリソグラフィ技術 で形成されたレジストマスクを用いて行う。

【0056】次に、図20に示すように、閉口部15の 内部を含むエッチングストッパ膜14 Fの全面に絶縁層 として例えば酸化シリコン膜からなる層間絶縁膜 1 6を 形成する。

【0057】次に、フォトリソグラフィ技術を用いて、 層間絶縁膜16上に配線パターンを有するレジストマス 条件下で行う。この工程において、配線8の上部の広が so クを形成し、その後、前記レジストマスク及びエッチン グストッパ膜14をエッチングマスクとして使用し、層間絶縁膜16及び13にドライエッチングを施して、図21に示すように、互いに隣合う複数の溝17及び複数の接続孔18を形成する。

【0058】この工程において、海170幅方向に沿う 断面形状は、ドライエッチング時のレジストマスク的な 通常によって上部がラッパ状に広がった合形状。若しく は底部から上部にかけてテーパー状に広がった台形状に なる。従って、海170上部の幅178 人よりも広くなる。また、際合う沸17間における上部 のスペース幅16日は底部におけるスペース幅16日より りも狭くなる。これらの寸法差は、溝17のアスペクト 比の増大とサに顕著になる。

【0059】次に、溝17の内壁上を含む層間絶縁膜1 6上に、薄電膜として例えば至化チタン(TiN)膜からなるパリア膜19をスパッタ法で形成する。パリア膜 19は、例えば40nm程度の膜厚で形成する。本実施 形態においても、配線8と同様に配線材としてCuを用 いる。従って、Cuの拡散を抑制する目的として、Ti N腰からためパリア第19を用いている。

[0060]次に、パリア栗 | 9上の全面に導電機として例えばCu 膜からなるシードレイヤ際 (房示せず)を スパッタ技で形成し、その後、図22に示すように、溝 17の内部を埋め込むようにパリア隣 | 9上の全面、即 5. 層部総線栗 16上の全面に導電機として例えばCu 膜 20 をメッキ法で形成する。Cu 膜20は、溝17の 深さよりも風、暖度下粉する。C

【0061】次に、流17の内部に Cu服20及びがり ア服19が残るように層間絶縁膜16上における Cu服 20及びがリア膜19をCMP技で選邦的に除去する。 CMP技による Cu服20及びパリア膜19の選択的な 株去は、前辺の実施形態1と同様の条件下で行う。この 工程により、流17の内部に、シードレイヤ腰を含むC U限20、及びパリア膜19からなる2層構造の転程、 1が形式される。こで、未実施形態においでも、導電 腰であるTIN展をパリア膜19として用いているた め、前辺の実施形態1と同様に、パリア膜19を含めて に線と呼ぶ

[0062]この工程において、配線21の幅方向に沿う断面形状は溝17の幅方向に沿う断面形状によって律 ## 則されるため、配線21の断面形状も溝17の斬面形状と同様に、上部がラッパ状に広がった台形状、若しくは底部から上部にかりてテーバー状に広がった台形状になる。従って、隣合う配線23間における上部のスペース幅22は設計寸法よりも狭くなる。

【0063】次に、図24に示すように、溝5の液さが 浅くなるように、層間跨線膜 16の上層部及び配線21 の上層部をCMP法で除去する。CMP法による層盤 線膜 16及び配線21の夫々の上層部の除去は、前途の 実施形態1と同様の条件下で行う。即ち、オーバーポリ 50 ッシュすることでディッシングを故意に起こし、層間絶 縁膜16及び配線21の夫々の上層部を研磨する。この 時、トータルディッシング量が図23における配線21 の高さ (厚さ) の10%以上になるようにする。このT 程において、配線21の上部の広がり部分が除去され、 配線21間の上部におけるスペース幅22が広くなる。 【0064】次に、図25に示すようにウエットエッチ ングを施して、前述の実施形態1と同様に、配線21の 上面21Aと側面21Bとが交わる角部21Cの角度を 鈍角(>90度)にする。この工程により、互いに隣合 う複数の配線21は、幅方向に沿う断面において、上面 21Aの周縁部における高さが側面21Bに向かって単 調に減少する構造、換言すれば、上面21Aと側面21 Bとが交わる角部の角度が鈍角をなす構造になるため、 配線21の上面21Aと側面21Bとが交わる角部での 電界集中を緩和できる。

10

【0065】次に、配線21上を含む層間絶線膜16上の全面に、絶線層として例えば窒化シリコン (SiN) 膜からなるパリア膜をCVD法で形成する。これにより、Cu材を用いた配線21がデュアルダマシン法によって形成よれる。

【0066】このように、本実施形態のデュアルダマシン法においても、前述の実施形態1と同様の効果が得られる。

【0067】なお、前述の実施形態1~4では、パリア 膜を有する配線の形成について説明したが、本発明はパ リア農を必要としない配線の形成においても適用するこ とができる。

【0068】また、前述の実施形態1~4では、配線と してパリア膜を含む表現で説明したが、パリア膜が絶縁 膜からなる場合にはこの限りではないのはむろんであ る。

【0069】以上、本発明者によってなされた発明を、 前記実施形態に基づき具体的に説明したが、本発明は、 前記実施形態に限定されるものではなく、その要旨を逸 脱しない範囲において種々変更可能であることは勿論で ある。

## [0070]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記のとおりである。

【0071】本発明によれば、配線に付加される寄生容量を低減することができる。

【0072】本発明によれば、配線間の短絡を抑制する ことができる。

【0073】本発明によれば、配線間におけるTDDB 耐性の向上を図ることができる。

# 【図面の簡単な説明】

【図1】本発明の実施形態1である半導体装置の製造に おける配線形成工程を説明するための要部断面図であ る。

【図2】図1に続く配線形成工程を説明するための要部 折面図である。

【図3】図2に続く配線形成工程を説明するための要部 断面図である。

【図4】図3に続く配線形成工程を説明するための要部 断面図である。

【図5】図4に続く配線形成工程を説明するための要部 断面図である。

【図6】図5に続く配線形成工程を説明するための要部 断面図である。

【図7】図6に続く配線形成工程を説明するための要部 断面図である。

【図8】図7の一部を拡大した断面図である。

【図9】図7に続く配線形成工程を説明するための要部 断面図である。

【図10】本発明の実施形態2である半導体装置の製造 における配線形成工程を説明するための要部断面図であ る

【図11】図10に続く配線形成工程を説明するための 20 要部断面図である。

【図12】図11に続く配線形成工程を説明するための 要部断面図である。

【図13】図12の一部を拡大した断面図である。 【図14】図12に続く配線形成工程を説明するための

【図14】図12に続く配線形成工程を説明するための 要部断面図である。

【図15】本発明の実施形態3である半導体装置の製造 における配線形成工程を説明するための要部断面図であ る。

要部断面図である。

【図16】図15に続く配線形成工程を説明するための 要部断面図である。

12

【図17】図16に続く配線形成工程を説明するための

要部断面図である。 【図18】図17の一部を拡大した断面図である。

【図18】図17の一部を拡大した財面図である。 【図19】図17に続く配線形成工程を説明するための

【図20】本発明の実施形態4である半導体装置の製造 における配線形成工程を説明するための要部断面図であ

【図21】図20に続く配線形成工程を説明するための 要部断面図である。

【図22】図21に続く配線形成工程を説明するための 要部断面図である。


【図23】図22に続く配線形成工程を説明するための 要部断面図である。

【図24】図23に続く配線形成工程を説明するための 要部断面図である。


「図25]図24に続く配線形成工程を説明するための 要部断面図である。 【符号の説明】


1 … 半導体基板、2, 4 … 層間冷緩膜、3 … エッチング 入トッパ膜、5 … 溝、6 … パリア膜、7 … C u 膜、8 … 配線、12 … エッチングストッパ膜、13, 16 … 層間 絶縁膜、14 … エッチングストッパ膜、15 … 閉口部、 17 … 溝、18 … 接続刊、19 … パリア膜、20 … C u 版、21 … 形像、21 … 下級、21 … 下級 21 … 下


[図1]





[図2]





















# [図25]



#### フロントページの続き

(72)発明者 大島 隆文 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内

(72)発明者 山田 洋平 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 Fターム(参考) 5F033 HH11 HH33 JJ11 JJ33 KK11 KK33 MM01 MM02 MM12 MM13 MM17 NNO6 NNO7 PP15 PP2 QQ08 QQ09 QQ10 QQ11 QQ19 QQ25 QQ48 RR04 RR06 SS11

TT02 XX00 XX01 XX25 XX31